Vues: 0 Auteur: Jun Balangue Publish Heure: 2024-07-08 Origine: Ee fois
La complexité de l'assemblage de la carte de circuit imprimé (PCBA) augmente, tout comme la nécessité de tester pour garantir la qualité, la fiabilité et les fonctionnalités sur le plancher de fabrication électronique.
Alors que nous continuons à repousser les limites de ce qui est possible avec l'électronique, la demande de systèmes électroniques fiables et hautement performants continue de croître. En conséquence, la complexité de l'assemblage de la carte de circuit imprimé (PCBA) augmente, tout comme la nécessité de tester pour garantir la qualité, la fiabilité et les fonctionnalités sur le plancher de fabrication électronique.
À mesure que les progrès technologiques progressent, il y a eu un changement significatif dans le désir d'appareils compacts et conçus de manière compacte. Cela a suscité une évolution importante dans la conception du PCBA, caractérisée par deux développements clés:
Miniaturisation des dispositifs, en réponse à la demande croissante de tout ce qui est plus petit et plus rapide. En conséquence, les concepteurs augmentent activement la fonctionnalité du PCBA, augmentant ainsi le nombre de composants qui nécessitent un accès au test.
Il y a un volume élevé de PCBA, et bien que l'augmentation de l'accès aux tests soit inévitable, cette croissance du volume a créé un goulot d'étranglement dans les systèmes de test en circuit (TIC).
Relever ces défis signifie tirer parti de la technologie qui peut accueillir plus de nœuds de test. Cela signifie finalement augmenter la capacité et permettre le traitement des panneaux plus grands.
Un court test est un test standard non alimenté effectué pendant les TIC. Ce test vérifie les shorts indésirables entre les composants d'un PCBA. Le court test aide également à protéger la carte contre les dommages dans la phase de tests alimentés ultérieurs. À mesure que la technologie évolue, la prévalence des nœuds à haute impédance a augmenté, motivé par la demande croissante de qualité du signal, une consommation d'énergie plus faible et une amélioration des fonctionnalités.
Cependant, une durée de test courte pour le nœud à haute impédance est notamment plus longue. En moyenne, il faut trois fois plus de temps pour tester un nœud à haute impédance par rapport à un nœud à faible impédance. Cet écart dans les tests survient en raison des caractéristiques uniques des nœuds à haute impédance, qui nécessitent un temps de stabilisation plus long en raison du faible débit de courant et de la façon dont de petites quantités de bruit peuvent affecter les mesures. Par conséquent, les testeurs doivent appliquer le signal de test pour une période prolongée pour stabiliser la tension ou le courant pour garantir des lectures précises. Il y a aussi une complexité lors de l'isolement court lorsqu'un court est détecté sur un nœud à haute impédance, isolant et identifiant les nœuds court-circuités spécifiques peut être un processus plus complexe. Ce temps de test prolongé pourrait potentiellement entraver le débit global du test de la ligne de fabrication, posant des défis à l'efficacité et à la vitesse de production.
S'adressant aux défis associés au test des nœuds à haute impédance, le test court amélioré comprend deux phases: une phase de détection et une phase d'isolement. Spécialement conçue pour améliorer l'efficacité de la détection courte pour les nœuds à haute impédance, ce nouvel algorithme n'est pas applicable aux nœuds ou nœuds à faible impédance avec des shorts connus.
Figure 1: Les nœuds à haute impédance sont décomposés en groupes utilisant l'ID binaire et mesurés pour la résistance pour vérifier les shorts.
Considérez un scénario où une planche contient 100 nœuds à haute impédance. Dans ce cas, chaque nœud aura une longueur d'identifiant 7 bits. Grâce à la mise en œuvre du test court amélioré, le processus de test a été significativement rationalisé, ne nécessitant que sept itérations pour terminer le test au lieu de 100. Par conséquent, cette réduction du nombre d'itérations minimise efficacement la durée globale du test.
Pendant la phase d'isolement, si un court-circuit est détecté, la méthode de test courte améliorée utilise la technique de moitié pour identifier les nœuds spécifiques où le court métrage inattendu s'est produit, reflétant l'algorithme standard. Cependant, une distinction clé réside dans la séquence: les nœuds court-circuités sont initialement identifiés à partir d'un groupe et par la suite de l'autre, optimisant l'efficacité du processus d'identification.
Les supercondensateurs, souvent appelés supercaps, sont un type de condensateurs caractérisés par leur capacité élevée, allant de 1 Farad à 100 Farads. Les condensateurs, en général, sont des dispositifs électrochimiques conçus pour stocker l'énergie sous forme d'énergie électrostatique.
La capacité exceptionnelle de stockage d'énergie des supercondensateurs les rend particulièrement précieuses dans un certain nombre d'applications, telles que les véhicules électriques et hybrides de support (EVS / HEV) et les véhicules électriques hybrides rechargeables (PHEVS). Ils sont utilisés pour la fonctionnalité stop-start, l'accélération rapide et les opérations de freinage régénératives.
En plus de leurs applications automobiles, les supercondensateurs servent de source d'alimentation secondaire, fournissant une puissance de sauvegarde d'urgence aux systèmes critiques en cas de défaillance ou pendant les procédures de démarrage. De plus, ils jouent un rôle crucial dans le maintien de niveaux de tension stables dans le système électrique d'un véhicule, améliorant ainsi la qualité de l'énergie. Cette stabilité garantit que les composants électroniques sensibles reçoivent une alimentation cohérente et fiable, contribuant à la fiabilité et aux performances globales du système.
Il est donc essentiel de charger, de tester et de libérer des supercondensateurs avec précision.
Figure 2: Connexion de test Supercap
Les courants de fuite et de sommeil jouent un rôle crucial dans les performances de divers appareils, notamment des appareils mobiles, des équipements médicaux et des unités automobiles. Ces courants sont des indicateurs particulièrement importants de la consommation d'énergie d'un appareil, fournissant un aperçu de la durée de la batterie avant de nécessiter une recharge ou un remplacement.
Dans les applications automobiles, les unités de contrôle du moteur (ECU) illustrent l'importance de gérer les courants de fuite et de sommeil. Les ECU supervisent les fonctions critiques dans le fonctionnement d'un moteur, telles que la climatisation, la gestion des airbags et les systèmes de freinage antiblocage. La manipulation inefficace de ces courants au sein des ECU peut entraîner un drain inutile sur la batterie, conduisant à une durée de vie raccourcie et à des dysfonctionnements électriques potentiels.
Au-delà des problèmes d'efficacité, les courants de fuite présentent également un risque de sécurité significatif. Les dysfonctionnements induits par ces courants peuvent provoquer des circuits critiques de sécurité au sein des ECU pour se comporter de manière imprévisible, entraînant potentiellement des situations dangereuses. Par exemple, les systèmes de sécurité défectueux pourraient conduire à l'échec de déployer des airbags lors d'une collision. Compte tenu de ces risques potentiels, des mesures méticuleuses à faible courant sont impératives.
La réalisation de tests complets d'un PCBA à haute densité nécessite des points de test à positionner sur chaque nœud électrique à travers le circuit, permettant au testeur en circuit d'effectuer des tests de composants et de connexion approfondis. Cependant, l'adaptation aux points de test sur tous les nœuds électriques dans un PCBA densément emballé n'est pas pratique. Cette limitation de l'allocation des points de test entraîne une diminution de la couverture des tests pour un PCBA à haute densité.
Cela peut être traité en introduisant la formation automatisée de cluster et la génération de tests pour ces clusters. Une fonction automatisée calcule l'impédance équivalente du cluster analogique passive et la compare aux résultats de mesure. Par la suite, la création d'un plan de test complet adapté pour mesurer les composants de cluster sur des PCBA densément emballés. Cela réduit considérablement l'effort d'ingénierie requis pour identifier manuellement les clusters et générer des tests.
Figure 3: Types de dispositifs et quels périphériques sont acceptés pour le test de cluster.
L'algorithme de test de cluster amélioré est introduit dans le testeur en circuit haute densité et présente une solution automatisée pour créer des clusters de périphériques passifs fiables et générer des plans de test. Tirer parti de la puissance d'un algorithme de la bibliothèque de cluster avancée (ACL) assure une formation de cluster efficace. Les étapes suivantes impliquent une validation stricte des exigences matérielles, contribuant à identifier des clusters fiables à des fins de test. En rationalisant le processus, même les ingénieurs de test novices peuvent exécuter efficacement des tests. Cette progression maintient le potentiel pour les clients de bénéficier d'une précision de test améliorée, d'une exécution des tests plus rapide et d'une fiabilité accrue dans leurs processus de production, toutes facilitées par l'algorithme de test de cluster automatisé.
Pour relever les défis du test PCBA d'aujourd'hui, il est essentiel de réduire le nombre d'itérations, en diminuant par conséquent la durée de test requise pour les PCBA de haute densité. En permettant des temps de test plus rapides et en réinvenant la couverture des tests, les fabricants pourront surmonter les complexités.
Source de: EE Times
