Vistas: 0 Autor: Jun Balangue Publish Hora: 2024-07-08 Origen: EE Times
La complejidad del ensamblaje de la placa de circuito impreso (PCBA) está creciendo y también lo es la necesidad de pruebas para garantizar la calidad, la confiabilidad y la funcionalidad en el piso de fabricación electrónica.
A medida que continuamos superando los límites de lo que es posible con la electrónica, la demanda de sistemas electrónicos confiables y de alto rendimiento continúa creciendo. Como resultado, la complejidad del ensamblaje de la placa de circuito impreso (PCBA) está creciendo y, por lo tanto, la necesidad de pruebas para garantizar la calidad, la confiabilidad y la funcionalidad en el piso de fabricación electrónica.
A medida que avanza el progreso tecnológico, ha habido un cambio significativo en el deseo de dispositivos compactos e intrincadamente diseñados. Esto ha provocado una evolución significativa en el diseño de PCBA, caracterizado por dos desarrollos clave:
Miniaturización del dispositivo, en respuesta a la creciente demanda de todo lo más pequeño y más rápido. Como resultado, los diseñadores están aumentando activamente la funcionalidad de la PCBA, aumentando así el número de componentes que requieren acceso a la prueba.
Hay un gran volumen de PCBA, y aunque el aumento en el acceso a la prueba es inevitable, este crecimiento de volumen ha creado un cuello de botella en los sistemas de prueba de circuito (TIC).
Abordar estos desafíos significa aprovechar la tecnología que puede acomodar más nodos de prueba. En última instancia, esto significa aumentar la capacidad y permitir el procesamiento de paneles más grandes.
Una prueba corta es una prueba sin alimentación estándar realizada durante las TIC. Esta prueba verifica los pantalones cortos no deseados entre componentes en una PCBA. La prueba corta también ayuda a proteger la junta del daño en la fase de pruebas potenciadas posteriores. A medida que la tecnología evoluciona, la prevalencia de los nodos de alta impedancia ha aumentado, impulsada por la creciente demanda de calidad de la señal, un menor consumo de energía y una mejor funcionalidad.
Sin embargo, la duración de la prueba corta para el nodo de alta impedancia es notablemente más larga. En promedio, lleva tres veces más tiempo probar un nodo de alta impedancia en comparación con un nodo de baja impedancia. Esta discrepancia en las pruebas surge debido a las características únicas de los nodos de alta impedancia, que requieren un tiempo de estabilización más largo debido al bajo flujo de corriente y cómo pequeñas cantidades de ruido pueden afectar las mediciones. Por lo tanto, los probadores deben aplicar la señal de prueba durante un período prolongado para estabilizar el voltaje o la corriente para garantizar lecturas precisas. También hay complejidad durante el aislamiento corto cuando se detecta un corto en un nodo de alta impedancia, aislar e identificar los nodos cortos específicos puede ser un proceso más complejo. Este tiempo de prueba extendido podría impedir el rendimiento general de la prueba de la línea de fabricación, planteando desafíos a la eficiencia y la velocidad de producción.
Al abordar los desafíos asociados con la prueba de nodos de alta impedancia, la prueba corta mejorada comprende dos fases: una fase de detección y una fase de aislamiento. Diseñado específicamente para mejorar la eficiencia de la detección corta para los nodos de alta impedancia, este nuevo algoritmo no es aplicable a nodos o nodos de baja impedancia con pantalones cortos conocidos.
Figura 1: Los nodos de alta impedancia se descomponen en grupos usando la ID binaria y se miden para la resistencia para verificar los pantalones cortos.
Considere un escenario en el que un tablero contiene 100 nodos de alta impedancia. En este caso, cada nodo tendrá una longitud del identificador de 7 bits. A través de la implementación de la prueba corta mejorada, el proceso de prueba se simplificó significativamente, requiriendo solo siete iteraciones para completar la prueba en lugar de 100. En consecuencia, esta reducción en el número de iteraciones minimiza efectivamente la duración de la prueba general.
Durante la fase de aislamiento, si se detecta un cortocircuito, el método de prueba corto mejorado emplea la técnica de mitad de mitad para identificar los nodos específicos donde se ha producido el corto inesperado, reflejando el algoritmo estándar. Sin embargo, una distinción clave se encuentra en la secuencia: los nodos cortos se identifican inicialmente de un grupo y posteriormente del otro, optimizando la eficiencia del proceso de identificación.
Los supercondensadores, a menudo denominados supercapas, son un tipo de condensadores caracterizados por su alta capacitancia, que van desde 1 Farad hasta 100 Farads. Los condensadores, en general, son dispositivos electroquímicos diseñados para almacenar energía en forma de energía electrostática.
La excepcional capacidad de almacenamiento de energía de los supercondensadores los hace particularmente valiosos en una serie de aplicaciones, como el soporte de vehículos eléctricos e híbridos (EVS/HEV) y vehículos eléctricos híbridos (PHEV) enchufables. Se utilizan para la funcionalidad de parada de arranque, aceleración rápida y operaciones de frenado regenerativo.
Además de sus aplicaciones automotrices, los supercondensadores sirven como fuente de energía secundaria, proporcionando potencia de respaldo de emergencia a sistemas críticos en caso de falla o durante los procedimientos de inicio. Además, juegan un papel crucial en el mantenimiento de niveles de voltaje estables dentro del sistema eléctrico de un vehículo, mejorando así la calidad de la potencia. Esta estabilidad garantiza que los componentes electrónicos sensibles reciban una fuente de alimentación consistente y confiable, contribuyendo a la confiabilidad y el rendimiento general del sistema.
Por lo tanto, es esencial para cargar, probar y descargar supercondensadores con precisión.
Figura 2: conexión de prueba de supercap
La fuga y las corrientes de sueño juegan un papel crucial en el rendimiento de varios dispositivos, incluidos dispositivos móviles, equipos médicos y unidades automotrices. Estas corrientes son indicadores particularmente significativos del consumo de energía de un dispositivo, proporcionando información sobre cuánto tiempo la batería puede mantener la operación antes de requerir recarga o reemplazo.
En aplicaciones automotrices, las unidades de control del motor (ECU) ejemplifican la importancia de gestionar las fugas y las corrientes de sueño. ECU supervisa las funciones críticas dentro de la operación de un motor, como el control climático, la gestión de airbag y los sistemas de frenado antibloqueo. El manejo ineficiente de estas corrientes dentro de las ECU puede provocar un drenaje innecesario en la batería, lo que lleva a una duración de batería acortada y posibles mal funcionamiento eléctrico.
Más allá de las preocupaciones de eficiencia, las corrientes de fuga también representan un riesgo de seguridad significativo. Las mal funcionamiento inducidas por estas corrientes pueden causar que los circuitos críticos de seguridad dentro de las ECU se comporten de manera impredecible, lo que podría provocar situaciones peligrosas. Por ejemplo, los sistemas de seguridad de mal funcionamiento podrían conducir a la falla en la implementación de bolsas de aire durante una colisión. Teniendo en cuenta estos riesgos potenciales, las mediciones meticulosas de baja corriente son imperativos.
Lograr pruebas completas de una PCBA de alta densidad requiere que los puntos de prueba se coloquen en cada nodo eléctrico en todo el circuito, lo que permite que el probador de circuito realice componentes exhaustivos y pruebas de conexión. Sin embargo, acomodar puntos de prueba en todos los nodos eléctricos dentro de una PCBA densamente empaquetada no es práctico. Esta limitación en la asignación del punto de prueba conduce a una disminución en la cobertura de prueba para una PCBA de alta densidad.
Esto se puede abordar introduciendo la formación automatizada del clúster y la generación de pruebas para estos grupos. Una característica automatizada calcula la impedancia equivalente del clúster analógico pasivo y lo compara con los resultados de la medición. Posteriormente, creando un plan de prueba integral adaptado para medir los componentes del clúster en PCBA densamente empaquetadas. Esto reduce significativamente el esfuerzo de ingeniería requerido para identificar manualmente grupos y generar pruebas.
Figura 3: Tipos de dispositivos y qué dispositivos se aceptan para la prueba de clúster.
El algoritmo de prueba de clúster mejorado se introduce en el probador de circuito de alta densidad y presenta una solución automatizada para crear grupos de dispositivos pasivos confiables y generar planes de prueba. Aprovechar la potencia de un algoritmo de la biblioteca de clúster avanzada (ACL) garantiza una formación de clúster eficiente. Las etapas posteriores implican una estricta validación de requisitos de hardware, lo que contribuye a identificar grupos confiables para fines de prueba. Al racionalizar el proceso, incluso los ingenieros de pruebas novatos pueden ejecutar efectivamente las pruebas. Este avance tiene el potencial de que los clientes disfruten de una mejor precisión de pruebas, una ejecución de prueba más rápida y una mayor confiabilidad en sus procesos de producción, todo facilitado por el algoritmo de prueba de clúster automatizado.
Para abordar los desafíos de la prueba de PCBA actual, es esencial reducir el número de iteraciones, en consecuencia disminuyendo la duración de la prueba requerida para PCBA de alta densidad. Al habilitar los tiempos de prueba más rápidos y la cobertura de prueba de reinvención, los fabricantes podrán superar las complejidades.
Fuente de: EE Times
